


Chapter 2 Introduction of IC Manufacture

Department of Electronic Sci. & Tech. (EST)

2.1 引言



2.1 引言

❖ 本章主要内容:

- 1) CMOS工艺流程;
- 2) CMOS制作步骤;


❖ 本章知识要点:

- 1) 掌握典型CMOS集成电路制造工艺流程;
- 2) 了解CMOS制造工艺14个步骤的主要目的;
- 3) 知道6种主要制作工艺;

HBUT-EST


2.2 CMOS工艺流程

CMOS反相器




HBUT-EST

2.2 CMOS工艺流程



HBUT-EST

2.2 CMOS工艺流程



HBUT-EST

2.2 CMOS工艺流程

❖ 集成电路制造:

针对硅片有源层(通常硅片顶层几微米内)的化学或者物理操作。

硅片制造


- 成膜
- 光刻
- 刻蚀
- 掺杂

❖ 芯片功能越复杂, 金属和绝缘层数越多。但主要在不同工艺步骤中循环。

HBUT-EST

2.2 CMOS工艺流程

❖ CMOS工艺流程中的主要制造步骤



HBUT-EST

2.2 CMOS工艺流程

❖ 硅片制造厂的分區

- 扩散
- 光刻
- 刻蚀
- 离子注入
- 薄膜
- 抛光


❖ CMOS 制作步骤

❖ 封装/测试

HBUT-EST

2.2.1 硅片制造厂的分區概述

❖ 亚微米CMOS IC 制造厂典型的硅片流程模型




HBUT-EST

2.2.1 硅片制造厂的分區概述

❖ 扩散区

进行高温工艺和薄膜淀积的区域。高温工艺包括：氧化、扩散、淀积、退火以及合金。



HBUT-EST

2.2.1 硅片制造厂的分區概述

❖ 光刻

将电路图形转移到覆盖于硅片表面的光刻胶上。


光刻区



HBUT-EST

2.2.1 硅片制造厂的分区概述

❖ 光刻 (Photolithography) 流程。




HBUT-EST

2.2.1 硅片制造厂的分区概述

❖ 刻蚀

在硅片上无光刻胶保护的地方留下永久的图形，即将电路图形转移到硅片表面。




等离子刻蚀系统示意图

HBUT-EST

2.2.1 硅片制造厂的分区概述

❖ 离子注入：是亚微米工艺中最常见的掺杂方法。




等离子刻蚀系统示意图

HBUT-EST

2.2.1 硅片制造厂的分区概述

❖ 薄膜生长：包括介质层和金属层的生长。



PECVD系统示意图

HBUT-EST

2.2.1 硅片制造厂的分区概述

❖ 薄膜生长区

- 成膜温度低于扩散区成膜温度。包括化学气相淀积(CVD)和金属溅射(物理气相淀积, PVD)所有薄膜设备均在真空环境下工作。
- 其他设备可能有SOG(Spin-On-Glass)系统、快速退火装置(RTP)和湿法清洗设备。



HBUT-EST

2.2.1 硅片制造厂的分区概述

❖ 抛光

实现硅片表面平坦化。通过使硅片凸出的部分减薄到凹陷部分的厚度 Chemical Mechanical Planarization(CMP, 化学机械平坦化)。




抛光区

HBUT-EST

2.3 CMOS制作步骤

1. 双阱工艺
2. 浅槽隔离工艺 (STI)
3. 多晶硅栅结构工艺
4. 轻掺杂(LDD)注入工艺
5. 侧墙工艺
6. 源漏(S/D)注入工艺
7. 接触孔的形成
8. 局部互联工艺
9. 通孔1和金属塞1的形成
10. 金属1互联的形成
11. 通孔2和金属塞2的形成
12. 金属2互联的形成
13. 金属3、压点及合金
14. 参数测试



HBUT-EST

2.3 CMOS制作步骤

❖ 双阱工艺 (Twin-well Implants)

双阱工艺用以定义nMOS和pMOS的有源区(Active region)。采用倒掺杂技术形成双阱，阱注入决定了阈值电压，同时避免CMOS电路中的门锁效应。


❖ 倒掺杂技术

高能量、大剂量注入，注入深度约 $1\mu\text{m}$ ，随后的注入均在相同区域进行，只是注入的能量、剂量和形成结深大幅度减小。

HBUT-EST

3.3.1 Twin-well Implants

N-well Formation




1. 外延层掺杂浓度低、缺陷少；
2. 氧化层保护表面免污染、免注入损伤、控制注入深度；
3. 光刻，CD检查，不合格可以返工，唯光刻可轻易返工；
4. 注入时胶作为掩膜，每次注入后去胶；
5. 退火作用：扩散，激活杂质，修复损伤。

HBUT-EST

2.3.1 Twin-well Implants

P-well Formation



1. 光刻，与n阱光刻版反向；
2. 注入时胶作为掩膜，每次注入后去胶；
3. 退火作用：推进，激活杂质，修复损伤。

HBUT-EST


2.3.2 Shallow Trench Isolation

❖ 浅槽隔离 (STI)

浅槽隔离工艺是硅片上制作的晶体管有源区之间进行隔离的一种工艺 ($< 0.25\mu\text{m}$ 工艺常用)。

❖ 局部氧化工艺 (LOCOS):


LOCOS技术隔离存在鸟头和鸟嘴，影响平整度，且不能精确控制横向尺寸，这在亚微米工艺中不能容忍，所以亚微米工艺中采用 STI。



HBUT-EST

2.3.2 Shallow Trench Isolation

❖ STI Trench Etch




1. 隔离氧化层：保护有源区在后续去除氮化物的过程中免受化学污染；
2. 氮化物淀积： Si_3N_4 膜为坚固的掩膜，保护有源区；在CMP中作阻挡层；
3. 光刻；
4. 深沟刻蚀：采用干法刻蚀，保证深宽比。沟槽倾斜的侧壁和圆滑的底部提高了填充氧化物的质量和隔离结构的电学性能。

HBUT-EST

3.3.2 Shallow Trench Isolation

❖ STI Oxide Fill




1. 沟槽衬垫氧化硅：热氧化层改善Si/沟槽填充SiO₂的界面特性。Si₃N₄阻止了氧分子向有源区扩散。
2. 沟槽CVD氧化物填充。

HBUT-EST

2.3.2 Shallow Trench Isolation

❖ STI Formation




1. 沟槽氧化物抛光：化学机械抛光。Si₃N₄膜在CMP中作阻挡层。
2. 氮化物剥离。

HBUT-EST


2.3.2 Shallow Trench Isolation

❖ CMP原理



HBUT-EST

2.3.3 Poly Gate Structure Process




1. 栅氧化层：高质量栅氧化层厚度20—50Å；
2. 多晶硅淀积（5000Å左右）：淀积多晶硅后立即进行多晶硅掺杂；
3. 光刻多晶硅栅：多晶硅栅的光刻要求精度非常高，栅长为CD线宽，之后进行CD检测，DI检测和套准精度检测；
4. 多晶硅栅刻蚀：栅的刻蚀精度要求非常高，各向异性等离子刻蚀机。

HBUT-EST

2.3.4 LDD Implant

❖ n- LDD (Light Diffusion Drain) Implant




1. n- LDD光刻: nMOS注入区域光刻, 与栅的两侧自对准;
2. n- LDD 注入: 低能量, 浅结; 沟道长度的缩短增加了源漏穿通的可能性, 将引起不需要的漏电流。

HBUT-EST

2.3.4 LDD Implant

❖ p- LDD Implant




1. p- LDD光刻: pMOS注入区域光刻; 与栅的两侧自对准
2. p- LDD 注入: 低能量, 浅结。

大质量的As、BF₂的掺杂剂有利于维持浅结, 减少漏电流。

HBUT-EST

2.3.5 Side Wall Spacer Formation



1. 二氧化硅淀积: $\sim 1000\text{\AA}$ SiO₂, 用来形成侧墙;
2. 二氧化硅反刻: 各向异性的离子溅射刻蚀, 无需掩膜版。


❖侧墙作用

保护栅极, 防止更大剂量的注入过于接近栅极, 导致源漏穿通。

HBUT-EST

2.3.6 Source/Drain Implant

❖ n+ Source/Drain Implant




1. 光刻n+源/漏注入: 定义注入区域;
2. n+源/漏注入: 源/漏注入结深较LDD注入更深。

HBUT-EST

2.3.6 Source/Drain Implant

❖ p+ Source/Drain Implant




1. 光刻p+源/漏注入：定义注入区域；
2. p+源/漏注入：注入后在快速退火(RTP)装置中退火数十秒。

HBUT-EST

2.3.7 Contact Formation

❖ 接触孔的形成




1. 淀积Ti：溅射（PVD法，物理气相淀积）；
2. 退火：快速退火生成TiSi₂(电阻率很低)；
3. 刻蚀：去掉未反应的钛。

Ti能够与Si和之后淀积的导电材料形成良好接触。

HBUT-EST

2.3.8 Local Interconnect (LI)

❖ LI Oxide as a Dielectric for Inlaid LI Metal




淀积介质；化学机械抛光；刻印；刻蚀；钨淀积；钨抛光

大马士革 (Damascene)

HBUT-EST

2.3.8 Local Interconnect (LI)

❖ LI Oxide Dielectric Formation




1. 淀积氮化硅：保护有源区，与下一步的掺杂氧化层隔开；
2. 淀积掺杂氧化层：掺杂氧化层回流，得到较平坦的表面；
3. CMP平坦化表面：氧化层厚度约8000Å；
4. 光刻，局部互联刻蚀：定义局部互联金属的路径。

HBUT-EST

2.3.8 Local Interconnect (LI)

❖ LI Metal Formation




1. 淀积Ti: 钨和SiO₂的粘合剂;
2. 淀积TiN: 钨的扩散阻挡层;
3. 淀积钨: 钨有较好的空洞填隙能力和抛磨性能;
4. 抛磨钨。

HBUT-EST

2.3.9 Via-1 and Plug-1 Formation

❖ Via-1 Formation




1. 淀积层间介质氧化物: ILD-1(Interlayer dielectric);
2. 氧化物抛磨: CMP, 氧化层厚度~8000Å;
3. ILD-1光刻、刻蚀: 通孔形成(关键)。

HBUT-EST

2.3.9 Via-1 and Plug-1 Formation


❖ Plug-1 Formation



1. 淀积Ti: 钨和SiO₂的粘合剂;
2. 淀积TiN: 钨的扩散阻挡层;
3. 淀积钨: 钨有较好的空洞填隙能力和抛磨性能;
4. 抛磨钨。

HBUT-EST


2.3.9 Via-1 and Plug-1 Formation



显微照片 (SEM)

HBUT-EST

2.3.10 Metal-1 Interconnect Formation




1. 淀积Ti: 钨塞和下一层金属良好键合, 层间介质良好键合;
2. 淀积AlCu合金: 加入铜抗电迁移; 99%Al和1%的Cu;
3. 淀积TiN: 下一次光刻的抗反射层;
4. 金属刻蚀。

HBUT-EST


2.3.10 Metal-1 Interconnect Formation

❖ SEM view of First Metal Layer over First Set of Tungsten Vias



HBUT-EST


2.3.11 Via-2 Formation



1. 间隙填充: 采用HDPCVD交替进行淀积和刻蚀, 致密填充;
2. 氧化物淀积: ILD-2;
3. 平坦化ILD-2: 磨抛表面;
4. ILD-2刻蚀: 形成Via-2。

HBUT-EST


2.3.11 Plug-2 Formation



- a) 淀积Ti: 钨和SiO₂的粘合剂;
- b) 淀积TiN: 钨的扩散阻挡层;
- c) 淀积钨: 钨有较好的空洞填隙能力和抛磨性能;
- d) 磨抛钨。

HBUT-EST


2.3.12 Metal-2 Interconnect Formation



- 淀积、刻蚀金属2：方法同金属1的制作；
- 填充层间介质间隙：致密填充；
- 淀积、平坦化：淀积ILD-3，磨抛表面；
- 刻蚀、淀积、平坦化：形成金属2。

HBUT-EST


2.3.13 Metal-3, PAD, etal. Formation



Full 0.18μm CMOS Cross-section

HBUT-EST

2.13 Metal-3, PAD, etal. Formation




SEM Cross-section Micrograph of AMD Microprocessor

HBUT-EST

2.14 Parametric Testing

- 第一次测试：在首次金属刻蚀完进行。此次测试特定器件的特定电学参数；
- 第二次测试：在芯片制造的最后一步工艺后进行；
- 硅片通过测试挑选后要进行背部减薄。这使得划片更容易，更利于散热。



Wafer Electrical Test using a Micromanipulator Prober

HBUT-EST